Entre os resultados da tese de doutoramento defendida pelo professor Sílvio Fernandes, do Departamento de Computação da Ufersa, está a concessão de uma patente de invenção conseguida junto ao Instituto Nacional da Propriedade Industrial – INPI. A tese foi orientada pelo professor Ivan Saraiva Silva entre 2008 e 2012 no DIMAp/UFRN, no laboratório LASIC.
O depósito do pedido de patente foi realizado logo após o primeiro ano do doutorado, em 2009. “Foram 12 longos anos de ajustes e espera”, detalha o professor. No documento de concessão, a iniciativa está sob o título “Sistema integrado de processamento baseado em Redes em Chip que não faz uso de processadores do tipo Von Neumann”.
A relevância acadêmica da invenção patenteada resultou, além da tese de doutorado de um dos inventores, as publicações relacionadas ao processador IPNoSys correspondem a 11 artigos em conferências, 8 artigos periódicos, 1 capítulo de livro, 1 livro completo, 1 trabalho de conclusão de curso em graduação, 5 dissertações de mestrado e 1 outra tese de doutorado defendida neste ano de 2021, também na UFRN. Ainda serão feitos alguns registros de software no futuro e, agora, depois dessa concessão, também há possibilidade de solicitar patente de modelo de utilidade das novas versões desse processador.
Professor Silvio Fernandes explica que o dispositivo faz parte do estado da arte da pesquisa e desenvolvimento de processadores, incluindo os conceitos de sistemas em chip ou SoC (do inglês System-on-Chip) e redes em chips ou NoC (do inglês Network-on-Chip), em um esforço coletivo de todo uma comunidade de cientistas e indústria para tentarem superar os limites das soluções anteriores. Esse esforço diz respeito principalmente ao aumento de desempenho, com ênfase em tempo de execução dos programas, em memória requerida, consumo energético.
Resumo da concessão de patente
“A invenção se refere a um sistema integrado baseado em rede em chip capaz de executar aplicações (programas), descritas em um formato de pacote específico contendo instruções e operandos transmitidos e executados pelos elementos de processamento e roteamento da rede, chamados de Routing and Processing Unit ou RPU. A execução das instruções das aplicações é realizada pelas RPUs, no percurso por onde tais pacotes são encaminhados, sem a necessidade do processamento do tipo Von Neumann. Os pacotes, armazenados na memória, são injetados no sistema através de Memory Access Unit ou MAU ligados aos RPUs dos cantos da rede, que também têm a função de executar instruções de sincronização e acesso a memória. A memória é fisicamente distribuída em quatro módulos (gerenciados pelas MAUs) formando um espaço de endereçamento único. Os pacotes são encaminhados utilizando um algoritmo de roteamento próprio, denominado spiral complement, que garante a execução de todas as instruções das aplicações. Para evitar possíveis dealocks o sistema utiliza uma solução denominada execução localizada.”
Mais informações sobre pedidos para concessão de patentes, AQUI no portado do INPI.
Conheça a pesquisa de doutorado do professor Silvio Fernandes, AQUI no Repositório Institucional da UFRN.